最近看MP4248的数据手册，在PCB布局建议里面看到一句话：自举电容的开关节点端，要采用开尔文连接接到芯片的SW引脚。
第一反应是：开尔文连接不是电流采样电阻才需要的吗？自举电容又不测电流，为什么也要开尔文连接？
前面写过《四端子采样电阻相较于普通电阻+开尔文连接的优势》，这次正好顺着这个问题，把两种开尔文连接放在一起看看。
先看手册到底要求接到哪里
MP4248是一个升降压转换器，内部集成了两个下管，两个上管外置。它有两组自举引脚，分别对应两个桥臂。
手册第39页的原文是：
Kelvin connect BST1 capacitor’s switching node to SW1 pin.
也就是：BST1自举电容连接开关节点的那一端，要开尔文连接到芯片SW1引脚。 BST2对应SW2，也是同样的要求。
这里把连接位置说得很具体：目标是芯片的SW引脚。画PCB时，只要看到同名SW网络就随便接上去，并不一定满足这个要求。
以下寄生参数分析，是结合手册连接要求和电路原理做的解释，数值例子用于帮助理解，不代表MP4248的实测结果。
采样电阻为什么要开尔文连接
先回到我们比较熟悉的场景。
一个采样电阻串在功率回路中，放大器测量它两端的压差，再根据I=V/R算出电流。
问题在于，PCB走线、焊盘和焊锡都有电阻。 如果采样点接得比较随意，放大器测到的电压里面，就会带上这些额外电阻的压降。
例如，采样电阻为5mΩ，流过5A电流，理想采样电压就是：
Vsense=5A×5mΩ=25mV。
如果两个采样点之间额外包含了总共1mΩ的走线或者焊锡连接电阻，那么又会多出5mV。放大器实际测到30mV，按5mΩ计算，得到的电流就是6A，误差达到了20%。
开尔文连接的做法是：大电流通过功率连接进入和离开电阻，另外用两根独立采样线，从指定位置把电压送到放大器。
由于放大器输入阻抗很高，采样线上流过的电流很小，其自身电阻产生的压降通常也很小。因此，可以尽量排除功率走线上的压降。
关键是取样点和电流路径，而不是单纯把采样线画细。
普通两端子电阻的取样位置仍然会影响结果，尤其是阻值很小时，焊盘上的电流分布也要考虑，应优先参考电阻厂家的推荐布局。四端子电阻则在器件结构上分开了电流端和采样端。这一点前文已经展开过，这里就不重复了。
自举电容关心的是哪个电压
高边NMOS能否正确导通，取决于栅极相对于源极的电压VGS。源极电位随着SW节点变化，驱动它的电源也需要跟着浮动。
自举电容就是给这个浮动驱动电路提供电源的。MP4248虽然把两个上管放在芯片外面，驱动这两个上管的高边驱动器仍然集成在芯片内部。
其中BST是驱动器的浮动供电正端，SW是浮动参考端，HG则输出到外置上管的栅极。自举电容可以看作这个驱动器的本地供电电容。
以BST1这一侧为例，自举电容接在BST1和SW1之间，驱动电源电压看的是：
VBOOT=V(BST1)−V(SW1)。
可以把它理解为一节跟着SW节点一起上下移动的小电池。SW电位升高，本身不意味着驱动供电有问题，只要BST相对于SW的压差合适，驱动器就能工作。
这里有个容易忽略的细节：电容两端的电压，与芯片BST、SW引脚之间的电压，在开关瞬间不一定完全相同。 原因还是连接它们的那几段铜箔，这几段铜箔之间会产生内阻和寄生电感Ls1和Ls2。
同一个SW网络，也可能有瞬时压差
假设自举电容的SW端接在了靠近电感的SW铜皮上，从那里到芯片SW引脚之间，还有一段承载功率电流的走线。
在原理图里面，它们都是SW，是同一个节点。但在实际PCB上，这段走线存在寄生电阻R和寄生电感L。
两端的瞬时压差可以用下面的简化关系理解：
ΔV≈R×i+Ls1×di/dt。
采样电阻的直流测量里，我们经常关注前面的IR压降；到了开关瞬间，后面的L×di/dt也可能很明显。
例如，假设某段共用路径的有效寄生电感为2nH，通过它的电流在20ns内变化5A，那么电感两端的瞬时电压量级就是：
VL=2nH×5A/20ns=0.5V。
几纳亨听着很小，但这个假设条件下就能产生几百毫伏的瞬态电压。实际幅值与走线、回流路径、器件和开关速度有关。这就可能干扰驱动供电、加重驱动波形振铃。至于是否触发保护或者造成器件应力过大，需要结合实际幅值和器件规格判断。
所以这里要解决的问题，是让电容SW端的连接，尽量直接回到驱动器真正使用的SW参考点。 这里说的是连接路径，电容本体如何摆放还要结合BST引脚的位置。
自举电容的开尔文连接怎么走
结合MP4248的推荐布局，可以把摆放与连接分成两件事看：
-
电容本体靠近对应BST引脚放置，让BST侧连接尽量短。
-
电容另一端，也就是SW端，通过独立短线引到芯片对应SW引脚附近，再通过过孔连接回来。BST1电容对应SW1，BST2电容对应SW2。
-
主功率电流通过相应的宽走线或铜皮流动，避免绕经这条自举支路。
-
检查过孔落到哪一层、通过哪段铜箔连接SW引脚，控制完整连接路径的寄生阻抗。
这里的“独立”是路径独立，最后仍然属于同一个SW网络，也要连接在一起。若提前在远处并入功率铜皮，剩下的一段公共路径仍可能把功率电流的压降带进来。
过孔是换层的手段，开尔文连接的关键是汇合位置与完整路径。 不能认为电容旁边随便打个孔接SW就满足要求，也不能认为必须不打孔、全部同层走线才算开尔文连接。
另外，自举连接不能照搬采样线“几乎没有电流”的想法。
自举电容需要补充电荷，并向高边驱动提供能量，因此支路中也会有脉冲电流。独立走线之后，如果又细又长，或者绕出一个很大的回路，它自身的寄生阻抗仍然会影响工作。布局建议自举路径短而宽，以及电容靠近驱动器的浮动电源引脚。
SW是上下管和电感的交点，为什么偏偏回到芯片？
看到这里，可能还有一个疑问：SW明明是上管源极、下管漏极和电感连接在一起的节点，为什么电容要回到芯片SW附近？难道靠近集成在芯片里的下管就够了吗？
选择芯片SW作为连接目标，关键在于高边驱动器的参考端在这里。 自举电容为这个驱动器供电，因此优先保证电容电压能够通过低阻抗路径直接出现在驱动器BST、SW两端。可以类比普通芯片的去耦：电容要就近服务于使用这份电源的电路。
电感端在原理图上也叫SW，但它既不是高边驱动器的供电参考引脚，也不是上管的源极引脚，因此没有理由仅凭同名网络就优先在那里汇合。
那么上管源极呢？它当然重要，只是还需要单独看驱动器与外置上管之间的连接。
自举电容接对，主要保障驱动器的本地供电条件；上管源极到芯片SW之间的寄生压差，并不会因此自动消失。因为其路径涵盖了寄生电感Ls1、Ls2以及走线阻抗
因此还需要让外置上管与芯片之间的HG1、源极回接路径短而紧凑，减小完整栅极驱动回路的寄生阻抗。尤其在上管关断时，栅极电荷经HG1进入内部下拉通道，参考的是芯片SW；仅把自举电容移到上管旁边，并不能解决这条关断路径的问题。
概括起来就是：电容靠近BST放置，SW端独立回到芯片SW附近；同时，上管到芯片的驱动和回流连接也要做好。 不能把手册这一条要求理解成“只要靠近下管，整个上管驱动就没有问题了”。
两种开尔文连接，共同点和区别是什么
| 对比项 | 采样电阻 | MP4248自举电容 |
|---|---|---|
| 关注的电压 | 电阻指定取样点之间的压差 | 芯片BST与SW之间的浮动供电电压 |
| 独立连接到哪里 | 电阻的取样点或专用采样端 | 芯片对应的SW引脚 |
| 主要排除什么 | 功率走线和连接处的额外压降 | 共用功率路径上的压降和开关瞬态干扰 |
| 独立支路中的电流 | 通常很小，以放大器输入电流为主 | 有电容充电和驱动供能相关的脉冲电流 |
| 布局重点 | 取样位置正确，成对走线、减小感应环路 | 电容靠近BST，SW端独立回接指定位置，完整回路紧凑 |
采样电阻这个例子属于典型的四线测量；自举电容这里，则是把开尔文连接的思路用在浮动电源的参考连接上。
两者共同的思路，都是把敏感的测量或参考连接从功率电流路径中单独引出，尽量减小共用阻抗造成的影响。
它们都不能消除所有寄生参数，也不能自动解决附近开关节点的电场、磁场耦合。对采样线来说，即使取样点接对了，环路过大也仍然可能感应到噪声。
下一篇：MOS和IGBT为什么会多一个引脚？
PCB上的公共走线可以通过独立布线来避开，那么，如果这段共用的寄生电感藏在功率管封装里面，怎么办？
一些大功率MOS和IGBT采用四引脚封装，多出来的那个引脚就是开尔文源极或开尔文发射极，专门作为栅极驱动的参考和回流连接。
它在低边开关里同样有用：源极虽然接了功率地，芯片内部的源极电位在开关瞬间却不一定等于板上的地电位。下一篇我们就从这个问题出发，看看多一个引脚，为什么能改善功率管的开关过程，以及PCB上要怎么接才能发挥作用。
1 个赞