前一篇写了MP4248自举电容的开尔文连接：通过独立走线，让自举电容的SW端尽量直接参考芯片的SW引脚，减小共用功率路径上的寄生压降影响。
顺着这个思路，还有一个问题：PCB走线可以分开，但如果共用的那一段路径在功率管封装里面，怎么办？
看一些大功率MOS或者IGBT，会发现它们采用四引脚封装。我们熟悉的MOS是G、D、S，IGBT是G、C、E，怎么又多出来一个？
![[26. MOS和IGBT为什么会多一个引脚？开尔文源极与发射极-20260916.png]]
这类器件多出来的引脚K，通常称为开尔文源极（Kelvin Source）或开尔文发射极（Kelvin Emitter）。从功能上看，它给驱动器提供了一条独立的参考和回流路径。
当然这里讨论的是明确带Kelvin端的四引脚器件，具体功能仍然要看手册。仅凭“有四个脚”，不能直接判断第四个脚的用途。
先从低边MOS说起：源极接地，为什么还会有问题？
一个常见的低边NMOS开关，负载接在漏极，源极接功率地。驱动器给栅极施加电压，控制它开关。
理想情况下，驱动器参考地和MOS源极都是0V，因此驱动器输出多少伏，MOS就得到多少伏的VGS。
实际电路却多了一段容易忽略的路径：
芯片内部源极→封装内部连接→源极引脚→PCB功率走线→驱动器参考地。
这段路径存在电阻和电感。当主电流快速变化时，就会产生压差。于是，驱动器参考的“地”和芯片真正的源极，瞬间可能不是同一个电位。
如图这段同时属于功率回路（红色）和驱动回路（蓝色）的电感，就是常说的共源电感。换成IGBT，则对应共发射极电感。“源极接地”说明了连接关系，但不能保证源极在任何瞬间都等于0V。
以正常正向导电的低边NMOS为例，开通时主电流从漏极流向源极，源极电流逐渐增大。
按图2定义电流从Sdie流向S，共用电感上的电压近似为：
V(Sdie)−V(S)=Ls×di/dt。
当di/dt为正，芯片内部源极电位就会相对P抬高。
假设某个开关过程中，共用电感为5nH，电流在50ns内增加20A，那么这个电感压差的量级是：
VL=5nH×20A/50ns=2V。
如果同一瞬间芯片栅极相对P为12V，芯片源极相对P为2V，真正的VGS就是：
VGS=12V−2V=10V。
这是用于说明电位关系的假设例子，暂时忽略其他寄生压降。实际开通过程还受到驱动电阻、栅极电荷、米勒平台等因素影响，不能据此直接推算某款器件的完整波形。
可以看到，电流上升带来的源极抬升，会减小有效VGS，反过来抑制电流继续上升，相当于给开通过程增加了一种负反馈。
那么关断时呢？
按同样的电流方向定义，电流下降时di/dt为负，源极电位会相对S下降。在其他条件相同时，它会使实际VGS比没有这段压差时更高一些，对快速关断形成阻碍。
对于IGBT也是类似的关系，只是看的是栅极与发射极之间的VGE。
这也是为什么不能只看功率大小或者开关频率：直接决定电感瞬态压差的是di/dt。 即使开关频率不高，只要边沿快，寄生电感也可能影响驱动；频率提高则会增加每秒发生开关损耗的次数。
三引脚器件只有一个对外的源极或发射极连接，主电流和栅极驱动回流需要共用其中一段路径。
带Kelvin端的四引脚封装，则从器件内部另外引出驱动参考连接K（或者其他叫法）：
功率回路通过功率端流动，驱动器通过Kelvin端参考更接近芯片本体的电位，从而显著减小功率端寄生电感对栅极驱动的影响。
功率源极上的电感仍然存在，也仍然会产生压差，只是驱动器的参考连接尽量绕开了它。
另外Kelvin支路自己也有寄生电感，而且会流过栅极充放电相关的脉冲电流，因此它并不是一根完全没有电流的电压采样线。
可以，而且应该尽量这样做。
让驱动器参考线单独回到三引脚器件的源极焊盘，可以减少PCB上功率走线被驱动回路共用的长度。
但问题是：从这个焊盘往器件内部走，源极引脚和内部连接仍然只有一条公共路径。 PCB上的走线再好，也无法在封装内部额外变出一个连接。
四引脚Kelvin封装把分离点进一步推进到器件内部。这与前面四端子采样电阻的思路很接近：板上独立引线可以减少外部误差，器件结构上的独立连接还能进一步减少内部公共路径的影响。
至于能改善多少，要看具体封装的内部结构、剩余共用电感和整个PCB布局，不能简单认为换成四引脚就完全没有共源电感了。
前面整个分析用的就是低边MOS，这已经说明：开尔文源极并不是为了高边才设计的，低边同样能受益。
在低边，Kelvin端通常处在接近功率地的电位，但开关瞬间可能与功率地存在压差。
在高边，Kelvin端随着源极或发射极一起浮动，驱动器的输出侧也要以它为参考。它可能处在很高的对地电位，不能当成系统GND。
所以说它“多引出了一个驱动的地”，在某些图里比较好理解；更准确的说法是：多引出了一个靠近芯片本体的驱动参考端。
还有一点容易遗漏：即使是低边，驱动器参考端跟着Kelvin源极跳动后，控制器的PWM参考地也可能与它存在瞬时压差。驱动输入接口需要能够承受这种差异，可以根据系统选用合适的隔离驱动、差分输入驱动等方案。Kelvin连接本身并不强制要求隔离，但也不能默认所有单端驱动都能直接适配。
最容易浪费这个引脚的接法，是看到S和K内部相通，就在PCB上用一大片铜把它们直接并在一起，然后仍然让驱动器参考远处的功率地。
这样会重新形成外部公共路径，甚至让部分功率电流分流到Kelvin连接里，削弱分离回路的效果。
实际布局时，可以围绕下面几点检查：
功率端走主电流，Kelvin端接驱动参考。 不把Kelvin端作为额外的功率回流引脚使用。
驱动器靠近器件，G与Kelvin回流路径尽量紧凑。 减少驱动回路面积和自身寄生电感，避免为绕开其他线路走很远。
驱动电源去耦参考本地驱动端。 单电源驱动通常是VDD与COM之间；使用正负驱动电源时，要按驱动器手册区分COM、VEE等引脚，不能把负电源端与源极参考端混为一谈。
检查覆铜有没有提前把路径并回去。 尤其是Kelvin参考与功率地使用同一网络名时，电气连接检查通过，不代表电流路径正确。
Kelvin连接减少了功率电流对驱动回路的干扰，有条件改善开关速度和开关损耗。但减少这部分负反馈以后，电流和电压边沿也可能更快，因此仍要结合栅极电阻、功率回路布局检查过冲和EMI。
另外，它无法消除：
功率回路自身寄生电感引起的VDS或VCE过冲；
米勒电容在高dv/dt下耦合到栅极的电流；
栅极驱动回路自身的寄生电感和振铃；
IGBT本身的关断拖尾等器件特性。
| 场景 | 独立连接到哪里 | 主要解决的问题 |
|---|---|---|
| 采样电阻开尔文连接 | 电阻规定的取样点 | 减少功率连接压降混入采样电压 |
| MP4248自举电容开尔文连接 | 芯片SW引脚 | 减少公共功率路径对浮动驱动供电参考的干扰 |
| 功率管Kelvin源极/发射极 | 更接近芯片本体的S/E参考连接 | 减少共源/共发射极寄生阻抗对VGS/VGE的影响 |
三者放在一起，就比较容易理解开尔文连接的意义：让测量或者驱动参考，尽量直接连接到真正关心的物理位置，同时减少与主功率电流共用的路径。
四引脚MOS和IGBT把这个思路进一步做进了封装里面。原理图上只多一个引脚，实际分开的是功率电流与栅极驱动的回流路径。
以后看到Kelvin Source或Kelvin Emitter，就可以先找到两条回路：主电流从哪里走，驱动电流从哪里返回。尤其不要因为是低边、源极接了地，就忽略两者在开关瞬间的电位差。
