4月12日， MPS直播：EMI 从测量到解决 ，互动问答精彩回顾：
Q：如何在高频应用保证EMI持续达标？
A：开关频率高频？其实和低频处理方式相类似的。就是对于高频来说，dv/dt一般都不可能太小（影响效率过大），所以主要会从变压器的设计、滤波器的设计等角度考虑（即从改变、优化耦合路径角度多考虑些）。
Q：反激变压器的磁芯开气隙对EMI有没有什么影响？
A：气隙开中柱，磁芯结合处包铜箔
Q：Y电容的温度特性是否对滤波效果有影响？
A：会的，对于温度的影响，我们需要考虑两个方面，一个就是滤波器中元器件的温度特性，另外一个就是噪声源随温度的变化。
Q：电源在无Y设计中，对EMI应该需要做哪些特殊的处理，才能符合设计要求？
A：无Y的设计，一般都用于中小功率的电源，最主要考虑的就是变压器结构的优化，你可以参考PPT中提供的几个方法。
Q：di/dt 能否与dv/dt互转？
A：会，其实就是能量之间的相互转换。
Q：变压器和磁芯的方向，对EMI的影响是在频率方面还是幅值方面？
A：两者的方向关系，会影响两者的耦合关系，从现象角度看，会影响具体测试的幅值。
Q：如果考虑转换效率，处理EMI问题的时候的修改，会不会影响AC/DC DC/DC的转换效率？
A：看具体方式，如果你通过X/y电容，一般不影响效率，但是很多方式，都会对效率有一定的影响，比如加共模电感，改变MOS开通、关断斜率等。
Q：屏蔽变压器能解决EMI问题吗？
A：您至变压器外围加铜箔或者用铜箔包起来？记得将铜箔良好接地，对EMI有帮助。
Q：变压器的磁芯的材质，影响EMI的什么？
A：变压器磁芯额材质，其实会影响你变压器的具体设计，由此会带来EMI的变化。
Q：mps的器件在EMI优化上有什么优势？稳定性怎么样？
A：MPS的反激解决方案，一般都有抖频功能，这是针对中低频的传导的，而且我们会对驱动做优化，这是针对中高频传导和RF的。
Q：EMI测试中，哪一些和滤波器有关的参数是比较影响EMI测试的？
A：首先应该是滤波器的结构，然后才是参数。至于参数，主要考量的是，你具体哪个频段超标了
Q：MOS和二极管散热器的散热对EMC有没有影响？
A：良好的接地，有利于改善共模噪声的传导路径。
Q：二次侧肖特基二极管并电容或RC有什么意义，又有什么区别？
A：并联C或者RC，首先肯定是出于spike抑制的需要，其次，由于C或者RC的存在，会改变二极管的开通、关断斜率，是有利于中高频段的EMI特性的。
Q：EMI滤波器中共模电感与Y电容如何匹配与取舍？
A：这个是根据你具体哪个频段超标而决定的。
Q：系统在2G ~3GHz 怎么改善传导？
A：在这个频段，第一就是你可以看下MOS关断时刻的振荡，设法一致，还有一个有效的方法，就是变压器结构方法，加上补偿或者平衡绕组。
Q：EMI噪声主要的来源是那几个部份？
A：EMI的噪声源，其实主要考虑的就是系统中的动点，如反激变化原边MOS，副边二极管，Vcc二极管，snubber等。
Q：mos开关模式下的噪音如何处理？
A：PPT的第二部分，就是关于变压器设计的，你可以参考下。
Q：从测试曲线如何反向判断干扰源的大致位置？
A：从PPT中，简单介绍了一些对应频率的噪声源，你可以参考下。有机会，我们可以分享更多的与频率相对应的噪声源。
Q：反激拓扑在layout时针对噪音需要注意哪些？
A：主要考虑，1.系统中动点和滤波器的位置关系（尽量远离），2.功率回路（尽量小）
Q：在反激电路中，输出采用同步整流，为了驱动方便，一般同步MOSFET都接地，这种接法如何解决EMI ?
A：有一种方法，就是利用Vcc绕组，将Vcc绕组的二极管同样放置于地
Q：mos开关模式下的噪音如何处理？
A：最简单的方式，就是改变MOS开关模式下的dv/dt，接地模式，还有就是变压器的优化。
Q：反激变换器 EMI 噪声源主要有那几个
A：最主要的是原边MOS，副边二极管，其次你还得考虑Vcc绕组的二极管，snubber，整流桥等等。
Q：EMI 问题受DT影响大，表现是DV 还是DI的影响？
A：dv/dt和di/dt的影响是分频段的，对于高频段来说以dv/dt为主。
Q：反激变换器 EMI 噪声传播路径主要有哪些，可以在原理图绘制时避免？
A：传播路径在PPT里面有简单的介绍，我们可以在设计阶段，通过适当的方式，改变、切断耦合路径，下面会有简单的介绍。
Q：EMI问题的修正，主要是在设计阶段还是调整BOM参数？
A：EMI问题的修正是贯穿于整个设计过程中的，从开始设计，到debug阶段，都得考虑EMI的问题。
Q：那么屏蔽电感更适合应用在哪些场合？
A：饱和电流比较高，软饱和特性好。DCR也会更小些。
Q：电感下方的区域都是禁布区域吗？如果受限于面积，多间隔几层铺设有多大影响？主要影响高频吗
A：电感下方铺铜可以起到效果，对高频影响是会更大些。
Q：如何处理BUCK开关电源地？有哪些注意事项？
A：输入GND是噪声地，可以采用和其他部分GND分割的layout方式。
Q：电感下面的铺铜会降低整机效率吗?
A：不会，影响很小。
Q：电下面的铺铜不合理，会产生啸叫吗？
A：不会，啸叫和电感本身的结构关系更大。
Q：如果通过软件仿真建立EMC模型？
A：可以回顾下上一期的内容，有关于EMC的建模分析。
Q：铺铜铜厚有什么讲究吗？
A：主要考虑到散热。
Q：电感下方完整铺铜是必须的吗？
A：可以采纳，如果设计的产品需要pass的EMI标准很严格的花。
Q：如何减少GND线反弹噪声？
A：GND反弹部分正好可以电感部分相抵消。
Q：为什么会抵消电感的磁场呢？
A：完整的铺铜会产生反向的感应磁场去抵消
Q：各个分割的GND需要开尔文连接到一起吗？
A：这里是功率GND之间的分割，尽可能多打过孔，减小之间寄生参数。
Q：寄生参数对高频性能影响有哪些？
A：对传导和辐射高频都会产生影响，而且往往更多是共模的影响。
Q：分隔是否并不是越多越好？
A：是的，从测试结果也可以看出。
Q：TOP层一定要分隔吗？
A：推荐和噪声GND分割即可，如果受到一些应用限制，可以只分割buck输入电容的GND。
Q：分割的GND怎么连接？
A：通过其他层去进行连接。
Q：GND分隔规则是什么？
A：将噪声大的GND，和“干净”的GND进行分割。
Q：为什么会抵消电感的磁场呢？
A：完整的铺铜会产生反向的感应磁场去抵消
Q：为对称电容是不是需要IC也有相应对称的引脚才行？
A：也不是，可以有意将外部电容摆放成对称的形式，例如文档中的左图，做成了上下对称摆放。
Q：在EMI测试中，被测产品的工作状态有要求吗？
A：一般可以工作在功率比较高的状态，这时候对外辐射的EMI也是相对更强的。
Q：对称电容有什么优势？
A：可以实现高频环路的磁场互相抵消。
Q：如果电路中的电压纹波较高，会影响到EMI吗？
A：会的，特别是高频环路产生的纹波。
Q：输入电容是指输入信号的滤波电容吗？
A：对，Buck的输入滤波陶瓷电容
Q：类似ADI的Silent Switcher架构，如果能够把电容封装到芯片内部，效果会更好
A：内置可以将环路进一步减小，MPS也有电容内置的高功率密度产品。
Q：这种对称摆放可以降低EMI,但是在实际布线时很难做到对称。
A：可以参考下资料中推荐的对称摆放方式。或者选用对称封装的芯片。
Q：EMC测量环境对于测试结果会有影响吗？
A：会的，所以测试前，需要先保证底噪是没有问题的。
Q：DC/DC 布线跟AC/DC 布线有什么不同?
A：从EMI角度来说，都是要找到高频环路，在layout时候尽可能做到最小路径 。
Q：PCB的寄生参数会影响到EMI辐射吗？
A：会的，特别对于高频部分。
Q：emi滤波器和拓扑结构的关系是什么？
A：各种拓扑结构，有其典型的EMI表象，EMI滤波器需要根据其DUT的表现来设计
Q：可以几路重叠FFT？
A：4ch
Q：辐射测试是不是需要在暗室里面操作？
A：近场debug可以不在暗室
Q：为什么单位使用dB?
A：主要是显示结果方面的考虑，比如30db的对数用线性来表示是1000，在屏幕上做1000个格子很难，做30个格子很简单.
Q：怎么解决低频段的EMC
A：具体问题具体分析 滤波器可以考虑
Q：辐射干扰严重还是传导干扰严重？
A：具体看EUT的特性
Q：怎么确定干扰信号是共模还是差模？谢谢
A：测得Vn和Vp后，可通过公式计算得到
Q：FFT指的是什么？
A：傅立叶变换 从时域到频域 时域采样数学算频谱
Q：LISN的测试内阻有没有标准？
A：CISPR16-1-2 有描述
Q：电磁干扰源有那哪些？
A：对于电源而言 高频开关是主要的
Q：传导干扰和辐射干扰的区别是什么？
A：传播方式不一样 电缆传播和空间传播的区别
4月12日直播回放与课件下载：
CM 和 DM 噪声-优化 EMI 滤波器和早期测试与预认证
揭开 DC/DC EMI 中 Layout 的“神秘面纱”
AC/DC 应用中的 EMC 考量