【干货】DC/DC 变换器 FB 分压电阻设计

简介

在 DC/DC 变换器中,反馈 (FB) 分压电阻的规格常给设计人员带来各种设计挑战,例如如何确定所需的电阻或调节参数(如输出电压、上分压电阻或下分压电阻)。 图 1 显示了 FB 上/下分压电阻的各种幅度组合。

图 1:FB 上/下分压电阻的各种幅度组合

本文将探讨 FB 分压电阻的设计规范,包括待机功耗、输出电压精度和环路特性。

待机功耗

图 2 显示了具有低静态电流 (IQ) 的 DC/DC 变换器,其 FB 分压电阻在不同数量级下带来的效率差异。以 MPQ4430 为例,R1 和 R2 是其分压电阻。

图 2:R1 和 R2 数量级不同带来的效率差异

优化待机功耗,尤其是对电池供电产品,可以按比例增大 DC/DC 变换器的 FB 分压电阻值。

输出电压精度

增大 FB 分压电阻的阻值,可以降低待机功耗。

FB 是运算放大器(op amp)的负输入端,它会汲取一定的电流。当 FB 电流(IFB)在分压网络中占比较小时,IFB 可忽略不计;当其占比较大,即分压电阻选值较大时,IFB 就不容忽视(见图 3)。

图 3:FB 电流在分压网络中的占比

如图 4 所示,当实际输出电压 (VOUT) 由于 IFB 的存在而超过预设值时,会降低电压精度。

图 4:计算输出电压精度

因此,建议选择合适的阻值,使流经分压电阻的电流超过 IFB 的 50 倍。

环路特性

FB 电阻还会影响芯片内部的环路特性。当反馈网络只是单电阻的情况时,电压型运放,误差放大器增益与上分压电阻 R1 有关,在动态负载对纹波有要求的场景,我们可以调整 R1 阻值做进一步优化。

图5: 电压模式运放

在电流模式运放中,运放增益 (GEA(S)) 与 R1 / R2 值没有直接关系,但与两个电阻的比值有关。图 6 所示为电流模式运放。

图 6:电流模式运放

对于不同的 VOUT 场景(1V、1.2V、1.8V、2.5V、3.3V 或 5V),建议保持上分压电阻的阻值不变,只调节下分压电阻的阻值,以获得近似的环路特性(见图 7)。

图 7:根据输出电压的不同调整下分压电阻的阻值

确定 FB 分压电阻值后,还需要注意 FB 引脚的接线。FB 是容易耦合噪声的高阻抗引脚。在实际应用中,常见到 R1、R2 放在输出电容端,这导致 FB 走线较长。这段 FB 走线充当了天线,更易耦合非实反馈,继而导致 VOUT 变化或不稳(见图 8)。

图 8:长 FB 走线更易耦合非实反馈

在电路布线设计中,FB 走线应尽量短,R1、R2 应尽量靠近 IC 的 FB 引脚放置;但 VOUT 输出直流电平,抗干扰能力强,所以可采用长走线(图 9)。

图 9:电路走线中的短 FB 走线

一般在输出电流(IOUT)只有几个安培时,R2 的接地可以靠近芯片地。但当 IOUT 超过 10A 时,由于接地线上的敷铜有限,地线上的电压会损失,导致实际 VOUT 低于预设电压。在这种情况下,建议使用远程采样(见图 10)。

图10:远程采样/p>

结语

要优化 DC/DC 变换器 中 FB 分压电阻的 FB 布线,首先要保持第一个电阻走线尽可能地短,并在同一侧直接连接第二个电阻。同时确保没有干扰源,如开关、电感、噪声地等。

要了解更多详细信息,请浏览 MPS 官网上提供的各种开关变换器和控制器信息

查看更多技术资源可访问: Resource Center (monolithicpower.cn)

2 个赞

感谢博主分享的好问题,增大 FB 分压电阻的阻值,还能降低待机功耗,这个还没经历过,下午测试一下看看。

分压电阻翻倍带来的降低功耗是因为分压电阻上电流小了,这个电流太小是否会影响电路正常运行?

在保证合理的环路稳定性的前提下,一般不会有影响

1 个赞

电阻精度一般选用1%,layout 环路尽可以小,减少干扰,同时设计时可以预留调试电阻,方便调试输出电压。

电阻大可以降低功耗,也不能太大抗干扰能力差,尽量取规格书里面电流最大值.

讲的很详细,之前遇到过,这种电阻选值较小,导致电压偏低的情况,后仔细读规格书,改大两个电阻值后ok

精彩的FB电阻分享,FB电阻,不是越大越大越好,也不是越小越好,取大待机功耗肯定会变小,但阻值太大的话,会使取样的响应速度变差,虽然芯片内部运放输入阻抗大,吸入电流小,但由上偏阻抗大流入芯片内部的电流比较小,当小到一定程度的话这个电流值不足以控制运放翻转的话,输初电雅就会变得不稳定。

感谢博主大大的分享,之前总是和datasheet的纹波值差的比较多,原来有那么多的影响因素,学习了!

讲的很详细,对设计电路板很受用,才知道FB有这么多干货,谢谢博主分享

第一次看到关于分压电阻的详细讲解,学习到很多,感谢,好帖

FB 是运算放大器(op amp)的负输入端,它会汲取一定的电流。当 FB 电流(IFB)在分压网络中占比较小时,IFB 可忽略不计;当其占比较大,即分压电阻选值较大时,IFB 就不容忽视,IFB是越大越好吗?

IFB越小越好。IFB越小意味着FB的阻抗越高,越接近于理想情况

感谢MPS版主分享的内容,要是能再讲解下FB电阻的取值范围更好。我来说下自己在实际应用中FB的取值大小,在原理图上面个人取值为50KΩ≤R1+R2≤500KΩ。FB管脚处阻容网络与环路稳定性相关,一般情况下,电阻越大越有利于环路的稳定性。在PCB上面 FB的分压电阻尽可能的靠近DC-DC,PCB LAYOUT走线8mil线宽,并且要远离干扰源。

这个要看具体的电路的,建议先看芯片的规格书
有的芯片它FB引脚或者是其他引脚,它上面分压的电阻上的通过的电流无所谓,只要求电压,芯片的内部可能只有一个比较器,对当前分压电阻上的电压进行比较,进而产生其他的动作。
有的芯片它的引脚,又看电压又看电流。举例,某芯片的欠压保护引脚,它的分压电阻的电压基准为1V,但是电阻阻值翻倍的话会影响它的欠压迟滞回环,那么这个时候就得看你需求的电压迟滞回环值,假设你要求10V,电阻就按照它规格书上的10V迟滞来匹配。

感谢楼主分享,纯技术帖子少,最近更做DcDC设计思路更多了

在设计DC/DC变换器时,FB分压电阻的选择与优化至关重要。通过增大FB分压电阻值,可以有效降低待机功耗,尤其对于电池供电产品而言,这一优化尤为关键。但需注意,增大电阻值的同时,需考虑FB电流对环路特性的影响,以及电阻热效应和精度问题,确保输出电压的稳定性与精度满足设计要求。

根据电路调整电阻的参数,再结合实际进行测试。