隔离DC-DC的输出铺铜问题

请问,在MIE1W0505BGLVH的规格书p14, APPLICATION INFORMATION中,PCB Layout Guidelines的第3) 部分,说到:
Place enough copper and via on GND1 pins to improve IC thermal performance; it’s not recommended to place large copper on GND2 and VOUT pins, otherwise, it will make the EMI worse. The smaller of the copper on VOUT and GND2, the better EMI performance.

  1. 请问这个的原理是什么?类似于常说的开关电源的SW管脚的原理么?
  2. 这个是对隔离DC-DC普适的规则还是只是对这个/这类芯片因为内部结构的原因的要求?
  3. VOUT2/GND2,也就是输出的两个管脚,总归要接到隔离的电源区域上去,请问应该怎么处理?在这一段的右边,figure 2的mid-layer3也是大面积的GND2铺铜,那这两个管脚是通过(相对)细的线印出来然后再大面积铺铜么?

非常感谢。

1.类似SW,输出有纹波电流流过输出电容,相比DCDC,MIE1W0505BGLVH的频率要高的多
2.取决于拓扑结构,或者开关频率。最简单的还是看规格书中给的layout指导
3.纹波电流从top层的铜皮走回输出电容后,基本上就被滤除了。中间层mid-layer3的GND2是通过过孔连接到top层的,相对来说是比较干净的GND了,因此可以铺比较大面积的铜皮。不过MIE1W0505BGLVH的电流能力也不大,不需要大面积铜皮去走电流

2 个赞

非常感谢Baily