最近看技术文档学习了一些电流采样电路的设计,电路采用ADC进行高端电流采样,采用两颗采样电阻Rshut1和Rshunt2。小电流时,PMOS截止,ADC采样Rshunt1和Rshunt2两个电阻上的压降。大电流时,PMOS导通短路Rshunt1,ADC采样Rshunt2两端的压降(MOS的导通电阻忽略不计)。
这一点我认为使用稳压管分压可能是为了增快PMOS的导通速度,因为如果使用电阻分压的方式去驱动PMOS,电阻限制Cgs充电速度,从而会导致PMOS开启相对慢一些。例如下图是简化的电路,可以看到使用稳压管作为驱动,可以让电容Cgs两端电压爬升的更快。
关于这一点可以很负责的说,这样画也是是可以控制的,因为只要确保被并联的电阻两端电压不超过寄生二极管的压降(这份文档中的Rshunt1的两端电压最大为0.1V),此时Rshunt1的两端压降也不足以让PMOS的寄生二极管导通,所以这种用法和常规用法一样控制逻辑。并且这种用法我也在其他的一些这种量程切换电路上也见到了两三次。
这种用法相对常规的用法能带来什么好处呢?我问了下网友,网友说大概是可以利用PMOS的寄生二极管钳位达到保护Rshunt1采样电阻,为了防止电流过流而PMOS还未导通,防止烧电流采样电阻。








