【个人经验分享】隔离电路与隔离芯片

介绍一下隔离电路(芯片)的原理与作用

一、隔离原理

隔离(Isolation) 是指在保证信号或者能量正常传输的条件下断开电路两侧的电气连接,隔离的主要目的一般有以下几种:

二、常见的隔离方式

(4)继电器隔离
通过磁场控制机械的触点实现隔离(机械继电器),或者通过半导体开关实现隔离(固态继电器),适合大功率负载

(5)霍尔隔离
利用霍尔传感器的的霍尔效应作为天然的隔离,在测量高压母线的电流时有很好的效果。

四. 隔离信号延迟

隔离信号的延迟主要来源于隔离机制内部的信号传输和处理过程,不同的隔离技术来源不同。我们来详细分析:

1. 信号调制/解调过程

信号调制与解调过程是最主要的延迟来源,例如电容隔离数字隔离器,原始信号经过输入端调制后再到接收端解码,这个过程引入了很大的延迟,高的可能打到上百纳秒。

而如果是模拟信号的隔离,例如隔离运放,那么前端还要经过模拟-高频数字的调制(类似于ADC的过程),信号需要经过数字滤波器,为了得到高分辨率,它采用了 较低带宽、较高调制频率,相应的滤波器延迟也更大,甚至能达到微秒级别。

2.介质造成的延迟

除了上述的数字信号处理过程造成的延迟外,不同隔离方式的介质也会导致延迟,例如光耦的延迟和变压器的延迟,原因都是自身特性原因的延迟,也是无法消除的,只能选择相对延迟相对小的隔离方式。

五、寄生电容与共模噪声

无论哪种隔离方式,寄生电容是电路设计时不得不考虑的一环,寄生电容过大,可能会导致隔离两侧有共模电流流过,产生共模噪声。

1. 寄生电容如何形成共模回路

在隔离电源、数字隔离器、隔离放大器等隔离电路中,原边与副边之间存在寄生电容Cp(例如变压器绕组间、PCB 走线间、光耦内部结构)。 当原边的电压快速变化(如开关电源的 dv/dtdv/dt)时,寄生电容提供了位移电流通路:
icm=Cp⋅dv/dt

这个电流流过副边系统与大地之间的回路,就形成共模电流

2. 共模电流如何变为噪声

共模电流本身不会直接干扰差分信号,但它会:

  • 对地阻抗(如线路电感、接地电阻)上产生压降,转换为差模干扰;

  • 耦合进敏感信号线,尤其是当共模电流经过信号回路与地之间的阻抗时;

  • 导致辐射发射(电流环路 → 天线效应)。

3.共模噪声影响有多大

寄生电容越大、dV/dt越大、共模电流回路越大噪声的影响就越大,想要减小共模噪声影响就要减小寄生电容、减小共模回路,或者增加共模滤波器。

三. 隔离电压

隔离芯片的“隔离电压”是指其内部隔离结构能够承受的最大电压差(通常为瞬时电压),在此电压下芯片仍能维持功能正常、没有击穿。这个参数通常是由以下几个因素共同决定的

1. 绝缘材料

每种材料都有其固有的击穿场强,比如聚酰亚胺约为 200~300 kV/mm, 也就是说芯片内部的绝缘层越厚或电介质越强,隔离电压就越高,常见的隔离材料有聚酰亚胺(PI)、聚酯(PET)、二氧化硅(SiO₂)、环氧树脂等。

2. 爬电距离(Creepage)和电气间隙(Clearance)

  • 爬电距离:电流沿绝缘表面可能“爬行”产生击穿的路径长度,特别在高压应用中(如工业或医疗),需要足够的爬电距离来避免表面放电。

  • 电气间隙:两导体之间“击穿空气”击穿的最短距离。

3. 封装结构

隔离芯片封装外壳的塑料厚度、管脚布局等都影响实际的耐压等级,更大的隔离电压就意味着需要更大的封装,有些封装支持高达 8kV 的隔离能力,而有些只支持 1.5kV左右。

4. 制造工艺

电容式隔离、电磁式隔离、光耦隔离等不同方式,绝缘结构不同,隔离电压自然也不同。

5. 湿度等外部环境

湿度过大也会导致芯片隔离电压降低。