MPS的这篇PCB布局文章值得一看，不过是英文的：参考：MPS开关稳压器EMI优化
画开关电源PCB时，可能会遇到这样的审板意见：
“大电流走线再加宽一点。”
“SW这块铜太大了，缩小一点。”
SW不也流过电感电流吗？上一条让加宽，下一条又让缩小，到底该听哪条？如果旁边还留了散热铜，又该不该删？
两条建议可以同时做到：连接要短、要有足够宽度，同时避免绕远或铺出不必要的大面积铜皮。下面以同步Buck为例，沿着PCB上最值得检查的两处走一遍：本地输入电容附近的换流回路，以及从SW到电感的连接。
一、先看输入电容，它是不是只在图上靠近芯片
检查布局时，可以先从本地输入电容出发：沿正端走到上管，再看经下管和功率地回到电容负端的路径。电容看起来离芯片很近，但如果负端回路绕远，这一圈仍然不紧凑。
为什么先看这里？上管导通时，输入电容通过上管向输出电感和负载供能；下管导通时，电感电流经过下管续流。
把两个状态叠加比较，公共的输出支路里，电感电流在短暂换流期间近似连续；快速改变的是CIN、上管和下管支路中的电流。这里比较的是切换前后的电流差分。
因此，对同步Buck而言，需要特别关注由本地输入电容、上管、下管及连接构成的高di/dt回路，常被叫作热回路或hot loop。
这里的“热”强调快速变化的电流，不是在说这圈走线温度最高。MPS的低EMI布局资料同样把这个回路作为重点。
hot loop是识别快速电流变化的路径，不是一个上下管同时导通的正常工作回路。 平均供电电流经过整个负载，并不意味着整个供电大圈都是同样关键的换流区域。
二、铜已经很宽了，为什么还要缩短回路
如果一段铜皮虽然宽，却从芯片旁边绕了一圈才回到输入电容，仍然值得优先调整。快速电流经过路径上的寄生电感，会产生额外电压：
vL=L×di/dt。
假设等效寄生电感为3nH，电流在5ns内变化2A，电压量级就是1.2V。这只是简化估算，但已经能说明几纳亨的意义。
配图2把线宽保持相同，只改变路径。可以看到，铜皮虽然宽，绕远以后仍会形成较大的回路；需要同时缩短正向与返回路径。
更直接的做法是让本地输入电容靠近相关VIN和功率地端，正向与返回路径都短而紧凑，并结合封装引脚位置与层叠安排。
这里也不要只测量两个焊盘的直线距离。电流实际要经过哪些铜皮、过孔与封装连接，才决定完整路径。
三、SW又没接到信号线，为什么还会干扰它
原理图上没有连接，不代表PCB上完全没有耦合。SW连接上、下管与输出电感，它的电压会在每个周期内快速切换。
这片铜皮与下方参考层、附近信号、机壳等结构之间存在寄生电容。两端电压快速变化时，会产生位移电流：
i=C×dv/dt。
假设某条耦合路径的等效电容从10pF增至30pF，且这只电容两端都经历24V、10ns的线性电压变化，瞬时电流量级就从24mA变成72mA。若被耦合节点也在移动，计算时要用电容两端的实际电压差。
这并不是说SW面积增加三倍，所有耦合电容一定增加三倍；这里只用于说明电容与变化率的关系。
还要继续追问：电流从哪里返回？配图3把本地参考、敏感走线和机壳/线缆三种路径分开画。它们可能同时存在，对整机的影响却不相同，不能只看耦合电容大小。
四、为什么不应为了散热无限扩大SW铜皮
增加铜面积可能改善某些热路径与载流条件，但也可能增加与周围结构的耦合面积。
因此，设计目标应当是：在满足芯片推荐布局、载流、温升和间距的条件下，避免没有必要的SW扩展。
例如，SW从芯片到电感应当短而足够宽。为了铺铜方便把它延伸到接口旁边，可能增加不必要的耦合；把连接颈部缩得过窄，又会带来电流拥挤和温升。
散热应结合器件封装的主要热路径进行。不同芯片的裸露焊盘可能连接不同节点，不能统一要求都接地，也不能把厂商要求保留的铜区随意删掉。
MPS的这篇EMI优化资料提出控制SW面积，但具体实现仍要结合所选器件的布局与散热要求：参考：MPS开关稳压器EMI优化
五、SW下方的地，到底要不要挖空
查参考布局时，可能看到有的要求SW下方避铜，有的又强调保留完整地层。先别急着判断谁对谁错，要看它们说的是哪一层、哪一块区域，以及针对什么器件。
参考铜靠近SW，会改变寄生电容；移除参考铜，也会改变附近回流和屏蔽。因此，挖掉一块铜虽然可能减小局部电容，却不保证整机EMI一定改善。
更不能把SW局部的处理方式，扩大成在整个换流回路或信号参考层下挖一个大洞。这样可能破坏其他本来良好的返回路径。
先按配图4区分区域，再看手册分别如何要求：SW局部是否需要避铜，换流回路下方如何布置参考层，邻近信号的返回路径是否连续。不同器件、层叠和热设计的答案可能不同。
SW铜皮大小、其下方参考铜，以及相邻信号的参考连续性，是相关但不相同的设计问题。
六、同一个噪声峰值，可能对应不同整改方向
如果问题与高di/dt回路有关，可以检查本地输入电容、换流路径长度、过孔和封装连接。
如果主要怀疑SW电场耦合，则还要检查SW与接口、反馈、采样和机壳相关结构的位置关系。
如果边沿后的振铃很突出，又需要分析寄生谐振与阻尼。把铜皮缩小可能同时改变多种参数，单次结果变好，并不自动证明唯一原因就是面积。
验证时尽量保持器件、工况和探头接法一致，分别比较换流路径、SW耦合区域或阻尼调整的效果。这样才能判断哪个路径得到改善，而不只是看到换版后某个峰值下降。
七、画完电源后，沿这两条线检查一遍
第一条是电流线：本地CIN与功率开关之间的快速换流是否紧凑，返回路径有没有绕远？
第二条是电压线：SW快速切换时，附近哪些结构会通过寄生电容收到电流，是否靠近敏感节点或外部接口？
然后再复核载流、散热、间距以及手册约束。只盯着EMI把温升做坏，或者只盯着散热把SW延伸到整块板，都可能顾此失彼。
回路小主要在控制快速电流的路径，SW面积受控主要在管理快速电压节点的耦合。理解两者，才能处理“要宽”和“要小”之间的取舍。