选DCDC输出电容时，我们通常希望容量足够大、ESR足够低，让输出纹波和负载突变时的压降尽量小一些。
但有些电源换上低ESR陶瓷电容，或者继续并联电容后，开关波形反而变得不正常了。查手册才发现，它对反馈纹波也有要求。
纹波不是越小越好吗？为什么控制器还需要纹波？
这类情况常见于依赖输出纹波进行比较的传统恒定导通时间控制，也就是COT（Constant-On-Time）。不过，许多改进型方案已经通过内部斜坡或外部纹波注入，支持低ESR陶瓷电容。这次就结合MPS的MP8758，把这件事讲清楚。
一、先看MP8758：陶瓷电容可以用
MP8758采用COT控制，内置斜坡补偿。手册第12页说明，它通常可以使用陶瓷输出电容，不需要外部斜坡网络；但某些配置下，内部斜坡可能不足，仍需补充外部斜坡。
所以，“COT需要合适的反馈斜坡”，不等于“COT不能使用陶瓷电容”。
同一份手册既解释了传统COT对输出电容ESR的依赖，也介绍了MP8758降低这种依赖的方法。阅读时，要分清传统控制原理与具体芯片的实现。
二、COT是怎么决定下一次开通的？
在最基本的电压纹波型COT降压控制中，控制器将FB电压与参考电压比较。它的动作可以粗略理解为：
反馈电压下降到门限→上管导通一段时间Ton→结束导通→等待下一个触发点。
导通持续多久，由定时电路决定；下一次什么时候开始，则与反馈波形有关。因此，控制器需要一个能可靠判断触发时刻的信号。
三、同一股电容电流，为什么产生两种不同的纹波？
把输出电容简化成理想电容C与ESR串联，暂时忽略寄生电感，就能看出：输出电压的变化，既包含电容充放电引起的变化，也包含ESR上的压降变化。
两者流过同一股电流iC，但响应方式不同：
-
ESR压降跟着电流的数值变： vESR=iC×ESR，电流增大，压降就增大。
-
理想电容电压由充放电决定： dvC/dt=iC/C。约定电流流入电容正端为正，iC>0时电压上升，iC<0时电压下降。
以连续导通模式（CCM）下的Buck为例，假设负载电流保持2A。电感电流由1.8A上升到1.9A时，仍不够供给负载，缺少的电流由电容补上：
iC=iL−ILOAD，由−0.2A变为−0.1A。
如果ESR为0.1Ω，它的压降就从−20mV升到−10mV；但电容仍在向负载放电，所以理想电容电压还在下降。直到电感电流超过2A，电容才转为充电，电压开始回升。
在负载电流近似不变时，iC只是iL减去一个常数，两者的升降和峰谷时刻一致；vESR又与iC成正比。所以，ESR纹波与电感电流纹波同相。 这里的“同相”说的是波形变化同步，不要求它们都为正。
理想电容电压的峰谷则出现在iC过零的位置。两种成分叠加形成输出纹波，因此ESR变化后，变化的不只是纹波大小，还可能包括波形形状。
四、ESR降低后，反馈斜坡会发生什么变化？
对依赖输出纹波进行比较的传统COT来说，与电感电流纹波同相的ESR纹波，可以提供有用的比较斜坡。ESR减小后，这部分信号也随之减小。
用一组假设参数算一下。若CCM稳态下电感电流纹波峰峰值ΔIL为0.4A，则：
ΔVESR,pp≈ΔIL×ESR。
-
ESR为50mΩ时，ESR纹波约20mV峰峰值。
-
ESR为2mΩ时，ESR纹波约0.8mV峰峰值。
这部分纹波减小到了原来的1/25。若反馈仅经过比例为0.2的电阻分压，到FB端就分别只剩约4mV和0.16mV。
这是假设参数例子，不是MP8758的推荐设计值；这里计算的也只是ESR成分，并非总输出纹波。
随着ESR成分减小，电容充放电成分可能占主导，反馈波形与电感电流之间的相位关系也随之改变。对于依赖这种纹波工作的控制器，即使总纹波仍然可见，也不代表控制条件仍然满足。 这可能影响稳定性，而不只是让波形“变小了”。
另外，还要考虑噪声。门限附近的下降斜率越缓，同样的电压噪声越容易造成较大的触发时间偏差。在噪声较小、门限附近波形可近似为直线时：
|Δt|≈|Δv噪声|/|dVFB/dt|。
这就是手册强调FB下降斜率的原因：只看纹波峰峰值，不能直接判断抗噪声能力。 但噪声引起的抖动也不能直接当作环路失稳的证据；轻载跳脉冲等正常工作模式，同样会让开关脉冲不均匀。
五、外部纹波注入，怎样兼顾低纹波输出？
负载端希望电压干净，控制比较器需要合适的反馈斜坡。 外部纹波注入，就是为后者单独提供信号。
MP8758手册给出了下面这种接法：R4与C4串联后跨接在电感两端，中间节点经R9接入FB；R1、R2仍构成输出反馈分压。
这个网络利用电感两端的开关电压形成斜坡，再送入反馈路径。它也会影响反馈网络的直流关系，因此输出分压电阻需要按手册重新计算。
手册还给出了通过Cdc隔直耦合的接法：
增加Cdc后，不能再认为斜坡对输出电压完全没有影响。MP8758手册仍要求考虑斜坡幅值对输出电压设定及线性、负载调整率的影响，Cdc本身也有取值约束。
这里注入的是经过设计的控制信号，幅值、方向和时间常数都有要求。随便让SW噪声串进FB，不能替代纹波注入。
六、有内部斜坡，外围还要注意什么？
内部斜坡降低了控制器对输出电容ESR的依赖，但电感、输出电容和反馈网络仍需满足芯片的适用条件。
首先，要看电容在实际工作电压下的有效容值。陶瓷电容的标称容量，不一定等于加上直流偏压后还能保留的容量。更换型号时，不能只比较外壳上的“多少μF”。
其次，增加容量与降低ESR，改变的是不同的纹波成分。在CCM稳态、三角形电容电流的近似下，理想电容成分可估算为：
ΔVC,pp≈ΔIL/(8fswC)。
其中fsw为开关频率，C应取工作条件下的有效容值。增加容量通常会减小这部分纹波；并联电容还会改变等效ESR。由于两种成分的峰值时刻不同，它们的峰峰值不能无条件直接相加，作为精确的总纹波。
最后，要按实际连接位置辨认反馈电容。本文配图1中，并在R1上的C4是前馈电容；配图5中的C4则与R4构成外部斜坡网络。虽然位号相同，功能和计算方法并不相同，不能互相套用。
七、遇到“换电容后不稳”，先查什么？
可以按下面几个问题排查：
-
芯片依赖输出纹波，还是已有内部斜坡？当前配置是否需要外部斜坡？
-
手册规定的是输出端纹波，还是反馈比较信号的条件？不能把两者混用。
-
换电容后，有效容值、ESR及电感与电容的搭配是否仍符合要求？
-
输入、输出电压和负载变化后，纹波与工作模式如何变化？
-
是否漏掉或修改了推荐的斜坡网络？FB上额外加的滤波电容是否削弱了所需信号？
验证时结合FB、SW、电感电流与输出电压看。FB可能是高阻抗节点，探头电容也会影响反馈网络；如果芯片在内部叠加斜坡，外部测得的FB波形也未必等于内部比较器看到的完整信号。
还要区分另一类问题：某些电压模式电源依赖输出电容的ESR零点来满足环路稳定性条件，换低ESR电容后也可能不稳定，但不能直接套用本文的纹波触发机制来解释。
低ESR电容能不能直接替换，关键是更换后是否仍满足具体芯片的控制条件。 负载端低纹波仍然是合理目标，只是在减小纹波时，也要保留控制器可靠判断开关时刻所需的信号。