这期学习的是MPS电源小课堂是三期DCDC EMI系列的收尾篇。通过前两期讲了噪声从哪来、芯片本身怎么设计（比如MPQ4436A那套±10% FSS扩频、对称VIN引脚），到这一期直接落到板子上——芯片选对了，Layout做错了，EMI一样过不了。一下是我个人的一些理解和总结。分享给大家。
一、噪声到底从哪漏出去
以前跟客户聊EMI，大家第一反应都是“加个磁珠”“换个屏蔽罩”。视频里把Buck电路的噪声源拆得很清楚：一是HS-FET、LS-FET和CIN构成的高di/dt热环路，辐射宽带磁场；二是SW开关节点的高dV/dt跳变，辐射电场；三是功率电感本身，就是个小型发射天线。这三个源不控制住，后面滤波器加再多也是堵漏。
图1 Buck变换器热环路与主要噪声源
有个数字我以前没什么概念——近场强随距离是按1/d²衰减的。也就是说DC/DC电路离连接器近一倍，耦合到电缆上的场强就翻四倍。电缆本身就是天线，噪声一旦灌进去，CISPR 25辐射发射（150kHz~1GHz）基本别想过Class 5。
二、对称CIN和“脏地”隔离，这两招最实在
视频里反复强调一个做法：输入电容不要只摆一边，要对称布置在IC两侧（比如C1A~C1D四颗MLCC）。两路峰值电流方向相反，磁场互相抵消，H场直接降约6dB。这个效果比后级加一级滤波器来得直接得多，而且不增加BOM成本。
图2 对称CIN布置与单组CIN的H场对比
另一个让我刷新认知的是地的处理。以前大家总觉得“地就是地，连在一起就行”。视频里讲DC/DC下方那片PGND其实是“脏地”——高di/dt电流在里面流，产生涡流和压降。这片地不能跟系统干净GND直接打通，要用割槽切开，只靠过孔连到内层完整GND平面。换句话说，要主动把噪声关在DC/DC那一小块区域里，别让它跑到板级地上去。
图3 四层PCB叠层与涡流屏蔽原理
还有一个反直觉的点：电感下面必须铺铜。我们有个客户之前按“电感下方不要铺铜以免影响电感量”的老经验做，结果磁场直接穿透4层板打到背面，耦合到输出线束上辐射超标十几dB。视频里讲得很明白——电感正下方铺GND铜，涡流会反向抵消磁场，虽然电感量会掉不到5%，但换来背面几乎零场强，这笔账太值了。EMI滤波器就放在底层，跟DC/DC正面错开，效果才出得来。
三、结合工作中的一个坑
上个月有个做车载T-Box的客户，用的就是MPQ4436A，芯片本身带FSS，按道理EMI底子不错。结果第一次送CISPR 25，传导在200kHz~30MHz段超了8~10dB。回来一查板子，问题全在布局：CIN只在VIN引脚旁边摆了一颗10µF，热环路面积大；DC/DC紧贴着电池输入连接器；电感下面是空的，没铺铜。后来按视频里的思路改——CIN补成对称四颗、DC/DC往板中间挪、电感下方补完整GND铜、VIN路径上串一颗1.5µH共模电感——第二版直接过了Class 5，滤波器都没加。这事儿说明芯片选型只占EMI的三分之一，剩下三分之二全在Layout细节里。
四、一点体会
以前总觉得EMI是“玄学”，测出来超了就想着加元件。看完这期视频之后，一下子把思路打开了，先控噪声源（热环路面积、对称CIN），再切断传播路径（远离连接器、电感下铺铜、脏地隔离），最后才轮到滤波器补漏。其实做我们这行的，给客户推荐仪器只是第一步，要是能把这些Layout的经验转达到客户耳朵里。能让他少改两版板子。那可真是比卖十台频谱仪都管用多了。
