上一个帖子写了这个
这个帖子写一下米勒振荡的形成及其抑制措施~~~~~~
好习惯先叠甲：浅浅一谈，如有不对，各位大神，随时批评。
2 个赞
如果开通电阻R G(on)取值过大，或栅源电容C GS相比C GD不够大，则可能会因C GS电荷被抽走，米勒平台V GS电压跌落，形成V GS凹坑。进一步，若电压跌落至低于MOSFET开通阈值电压V GS(th)，则会引起MOSFET二次关断，V DS重新开始上升。
MOSFET米勒振荡的本质：
MOSFET是一个典型的高增益负反馈系统，C GD作为积分反馈电容，引入了相位移动，反馈相位接近270°，属于临界稳定。
其他条件相同时，低压下负反馈并不强烈，米勒振荡很小，因此低压测试时，开关波形很好；而一旦进行高压测试，开关管dv /dt 增大，就容易引起米勒振荡。
米勒效应的危害及抑制措施危害：
1、米勒平台延长开关时间，增大开关损耗；
2、米勒振荡可能导致栅极击穿，损坏开关管；
3、米勒振荡可能引起二次关断，扰乱输出波形，急剧增大开关损耗。
这块再推荐一下这个帖子
抑制措施：
-
选用C GD小、C GD/C GS比值小、Q GD小的MOSFET，或在栅极和源极之间人为并联C GS电容，抑制V GS电压跌落；
-
在栅极和源极之间并联稳压二极管，避免米勒振荡导致栅极击穿；
-
采用开通/关断回路不同的驱动电路，选取合适的驱动电阻值。驱动电阻过小，容易引起栅极RLC欠阻尼振荡；驱动电阻过大，驱动能力不足，会延长米勒平台，甚至引起米勒振荡；
-
优化栅极回路布局布线，驱动芯片尽量靠近MOSFET，缩短走线长度，拓宽走线宽度，减小杂感，避免栅极RLC振荡。栅极与漏极走线尽量远离，避免平行或重叠分布在PCB上下层，减小C GD，避免栅极米勒振荡；
-
在漏极和源极之间增设吸收电路，降低开关dv /dt ；
-
通过布线或磁珠，引入漏极电感，或采用零电压开通（ZVS）技术，可以消除米勒平台，但须注意关断时的尖峰电压。
没了，赞我 
2 个赞