Q: flip chip设计为何会优化emi
A: 主要还是因为寄生参数小，即GND上的寄生电感小。结果就是噪声源会变小。
Q: 屏蔽罩是接数字地效果好还是机壳地效果好
A: 本质上是要接噪声源的地。看您的系统里面噪声最严重的开关在哪里来决定。
Q: DC/DC噪声特性有哪些？
A: MOS开通关断的速度，以及Vin电压幅值，前两个代表dv/dt。还有开关频率，影响噪声在频谱上的的位置
Q: 屏蔽罩必须要接地吗？
A: 对于消除电场屏蔽，必须接地。对于消除电磁屏蔽，因为是通过产生涡流来降低EMI，因此不需要接地。实际情况中可以通过比较接地、不接地的噪声来确认系统里是否以电场耦合为主。如果差别不大，也可以不接。
Q: 我们测试辐射时发现，有的电源转到一定的角度时，辐射非常高，这个是什么原因？为什么产品对角度那么敏感？
A: 如果噪声是由环路电流产生，那么测试设备垂直面对环路时，噪声会最厉害。
Q: 对称性布局的话，是否会抵消一部分产生的噪声及干扰？
A: 对称布局对于EMI的优化有一定的帮助，目前MPS新推出的DCDC电源从芯片封装引脚就考虑了对称化布局的需要，使得用户在layout设计时更简单方便有效。
Q: 电源线加电感是不是可以防CE
A: 这个要看CE的源头是共模还是差模噪声。共模噪声要用共模电感才能抑制，同时也能捎带着削弱差模噪声。但差模感抑制共模会没有效果。
Q: 隔离电源原副边增加电容通常能抑制干扰，除了电容还要其他好的方法么？
A: 原边MOS散热器接原边地（要注意绝缘），变压器铜箔接地屏蔽，加共模差模滤波器
Q: 怎么确定EMI是来自于变压器的？
A: 先用共差模分离器把噪声分出来。如果是共模为主，那基本就和变压器有很大关系了。
Q: 在隔离电源两端的地信号中间串联电容，可以还是辐射吗？
A: 你好，您说的电容是安规Y电容。如果以前没加，现在加上了，是可以抑制辐射的。但是Y电容具体取值为多少最佳，这个要结合实际情况
Q:CE一般用什么样的滤波器？
A:Y电容，输入AC线上的X电容，共、差模电感。
Q: 多路DCDC在一块板，在PCB板上器件摆放有什么讲究？特别是功率电感？
A: 各自的环路要小，电感到DCDC芯片开关节点的连线要短而粗
Q:如何从环路上降低干扰？
A:输入输出环路形成的面积要尽可能小，可以把输入输出的陶瓷滤波电容离芯片MOS尽可能近
Q: 请问变压器的漏磁会影响到EMI性能吗？
A: 会有些影响，但不是主要因素。一般用RCD吸收掉漏感尖峰后，可以暂时先看其他因素
Q:哪些电子器件容易是干扰源？
A;EMI干扰主要与开关电源中的变压器、功率开关管、整流二极管等器件有关。
Q:电感如何把他的频率特性加入仿真模型中
A:电感可以用并联电阻（EPR），电容（EPC），和本身电感组成的阻抗模型进行等效。这几个值可以通过阻抗测量测出来。
Q:外加磁环能否有效抑制干扰？
A: 可以放在输入输出线，或者一些噪声主要流过的路径上，能起到一定噪声抑制的作用
Q: layout GND需要多打过孔吗？有什么作用？
A: 你好，大很多孔主要是为了加强散热，让热均匀的传递到正反面。有些关键位置的过孔可以减小环路面积。
Q:共模干扰可以用什么仪器来检测和分析？
A: 对于传导来说，可以使用共差模分离器得到共模和差模噪声。
Q: 屏蔽罩接的是高压地还是低压地?
A:要是AC/DC Charger这种应用，外面的大屏蔽罩接副边地居多。